近年來,超聲波技術(shù)在工業(yè)中的應(yīng)用不時(shí)涌現(xiàn),比如超聲波焊接機(jī),超聲波清洗機(jī)等等。伴隨著超聲技術(shù)的普及，超聲波發(fā)生器其性能特性直接影響著超聲應(yīng)用的工作。上述需求需要超聲波具有高能量、大功率、高穩(wěn)定性、頻率大范圍可調(diào)等特性，為此，本文提出了一種基于現(xiàn)場(chǎng)可編程邏輯門陣列(FPGA DDS技術(shù)用來發(fā)作超聲波功率源的計(jì)劃，并已將其應(yīng)用在實(shí)踐的聲學(xué)研討中。
一．系統(tǒng)原理及特性
用現(xiàn)場(chǎng)可編程邏輯門陣列(FPGA芯片，經(jīng)過直接數(shù)字頻率合成(DDS技術(shù)發(fā)作頻率為1kHz100kHz波形信號(hào)；功率放大采用功放模塊；功率放模塊的輸出經(jīng)過輸出變壓器和電感組成的匹配網(wǎng)絡(luò)驅(qū)動(dòng)壓電換能器激起超聲波。
本系統(tǒng)的主要特性有
1用數(shù)字DDS技術(shù)發(fā)作波形信號(hào)，分辨率高、穩(wěn)定性好、頻率范圍大，系統(tǒng)頻率不會(huì)隨工作時(shí)間呈現(xiàn)漂移。
2功率放大功放模塊，系統(tǒng)性能穩(wěn)定，功率可達(dá)500W左右。
3系統(tǒng)經(jīng)過上位機(jī)串行口輸入控制數(shù)據(jù)或接納反應(yīng)，操作靈敏便當(dāng)。
二．系統(tǒng)硬件完成
2.1DDS原理及電路完成 DDS技術(shù)是一種用數(shù)字控制信號(hào)的相位增量技術(shù)，具有頻率分辨率高、穩(wěn)定性好、可靈敏發(fā)作多種信號(hào)的優(yōu)點(diǎn)。智能型超聲波發(fā)生器的設(shè)計(jì)基于DDS波形發(fā)作器是經(jīng)過改動(dòng)相位增量存放器的值△phase每個(gè)時(shí)鐘周期的度數(shù))來改動(dòng)輸出頻率的如圖2所示，每當(dāng)N位全加器的輸出鎖存器接納到一個(gè)時(shí)鐘脈沖時(shí)，鎖存在相位增量存放器中的頻率控制字就和N位全加器的輸出相加。相位累加器的輸出被鎖存后，就作為波形存儲(chǔ)器的一個(gè)尋址地址，該地址對(duì)應(yīng)的波形存儲(chǔ)器中的內(nèi)容就是一個(gè)波形合成點(diǎn)的幅度值，然后經(jīng)D/A 轉(zhuǎn)換變成模仿值輸出。當(dāng)下一個(gè)時(shí)鐘到來時(shí)，相位累加器的輸出又加一次頻率控制字，使波形存儲(chǔ)器的地址處于所合成波形的下一個(gè)幅值點(diǎn)上。最終，相位累加器檢索到足夠的點(diǎn)就構(gòu)成了整個(gè)波形。
DDS輸出信號(hào)頻率由下式計(jì)算：
Fout=△phaseFCLK/2N1
DDS頻率分辨率定義為：
Fout=FCLK/2N2
由于基準(zhǔn)時(shí)鐘的頻率普通固定，因而相位累加器的位數(shù)決議了頻率分辨率，位數(shù)越多，分頻率越高。
2.2DDSFPGA 完成
FPGA 現(xiàn)場(chǎng)可編程邏輯門陣列）從80年代中期開端呈現(xiàn)的一種新的可編程器件，編程方式先進(jìn)高速，能夠在線編程修正，普通工作頻率能夠到達(dá)100MHz所以在數(shù)字電路設(shè)計(jì)范疇得到越來越普遍的應(yīng)用。本系統(tǒng)中采用Altera公司的cyclon系列的FPGA 停止DDS設(shè)計(jì)，采用的芯片是EP1C3T144C8
1相位字存放器
一個(gè)24位的并行輸入并行輸出存放器，用來寄存24位的相位值，即頻率控制字，系統(tǒng)工作時(shí)，能夠經(jīng)過上位機(jī)的串口輸入頻率控制字。
2相位累加器
相位累加器用于對(duì)代表頻率的相位字停止累加運(yùn)算，智能型超聲波發(fā)生器的設(shè)計(jì)相位字的值決議了輸出信號(hào)的頻率。
如圖3本系統(tǒng)中的累加器采用的24位的構(gòu)造，假如直接采用很寬位數(shù)的加法器構(gòu)成累加器，則加法器的延時(shí)會(huì)大大的限制累加器的操作速度，所以采用的3個(gè)8位的累加器級(jí)連的構(gòu)造，每一級(jí)采用一個(gè)小的累加器完成部分位的累加，然后再將進(jìn)位值傳給下一級(jí)做進(jìn)一步的累加，從而進(jìn)步了系統(tǒng)的運(yùn)算速度。 3查找表的構(gòu)造
本系統(tǒng)將累加器的高8位作為查表表的地址，其中高兩位用來肯定象限。
FPGA 中，正弦表是用ROM來完成的為了儉省資源，思索到正弦波的對(duì)稱性，實(shí)踐上只需求存儲(chǔ)正弦值在第一象限的值，如圖4所示。查找表的邏輯流程如圖5
2.3DA 轉(zhuǎn)換電路的完成
本系統(tǒng)中，思索到系統(tǒng)在高頻時(shí)請(qǐng)求DA 轉(zhuǎn)換速度較快，所以選用了DA公司的AD975010位的DA 芯片，具有125MSPS轉(zhuǎn)換速度，其典型接法如圖6
2.4濾波放大及阻抗匹配的完成
思索到系統(tǒng)中的超聲波的頻率范圍大約處于1k至100k之間，所以前向?yàn)V波采用的Sallen-KeiLow-PassFilter濾波器，其電路構(gòu)造如圖7所示。
為了使系統(tǒng)能高效穩(wěn)定的工作，選用了集勝利率放大模塊D-500W
超聲波功率源的設(shè)計(jì)中，發(fā)作器與換能器的匹配設(shè)計(jì)十分重要，智能型超聲波發(fā)生器的設(shè)計(jì)很大程度上決議了超聲設(shè)備能否正常、高效地工作。超聲波發(fā)作器與換能器的匹配包括兩個(gè)方面：阻抗匹配和調(diào)諧匹配。阻抗匹配使換能器的阻抗變換為最佳負(fù)載，即起阻抗變換作用。調(diào)諧匹配使換能器兩端的電壓和電流同相，從而使效率最高，同時(shí)串聯(lián)諧振能夠進(jìn)步換能器兩端電壓，有利于對(duì)壓電換能器鼓勵(lì)。本系統(tǒng)中的阻抗匹配采用的一個(gè)高頻變壓器，功放的輸出經(jīng)過高頻變壓器的耦合以后加在超聲波換能器上，如圖8所示，獲得了較好的匹配效果。
三 實(shí)驗(yàn)結(jié)果
實(shí)驗(yàn)中采用的超聲波換能器的參數(shù)如下：智能型超聲波發(fā)生器的設(shè)計(jì)諧振頻率fKH49.05等效阻抗RΩ）73.9靜電容C0nf4.94FPGA 發(fā)作的正弦波的頻率設(shè)定位49.5KHz,測(cè)得的功放的輸出電壓和換能器兩端的輸入電壓的波形如下圖所示。
可見，系統(tǒng)在高頻下的波形較為穩(wěn)定，且可在較高的功率下連續(xù)工作，取得了較為完好的波形。
?